

(19) 대한민국특허청 (KR)
(12) 등록특허공보 (B1)

(51) . Int. Cl. 7
H01L 27/115

(45) 공고일자 2002년08월17일
(11) 등록번호 10-0348834
(24) 등록일자 2002년08월01일

(21) 출원번호 10-2000-0002532
(22) 출원일자 2000년01월20일

(65) 공개번호 특2000-0053531
(43) 공개일자 2000년08월25일

(30) 우선권주장 1999-012541 1999년01월20일 일본 (JP)

(73) 특허권자 닛본 덴기 가부시끼가이샤
일본국 도쿄도 미나토구 시바 5쵸메 7방 1고

(72) 발명자 하라히데끼
일본도쿄도미나토구시바5쵸메7방1고닛본덴기가부시끼가이샤내

(74) 대리인 장수길
구영창

심사관 : 오세준

(54) 반도체 기억 장치의 제조 방법

요약

트렌치 측면에 불순물을 도입함으로써, 소스 확산층 저항의 증가를 방지할 수 있는 반도체 기억 장치의 제조 방법을 제공한다.

제어 게이트 배선(7) 사이의 소스 형성 예정 영역이 개구된 레지스트 패턴(8)을 형성하는 공정과, 레지스트 패턴(8) 및 제어 게이트 배선(7)을 마스크로 하여 트렌치 분리 절연막(3)을 에칭 제거하여 트렌치(3a)를 노출시키는 공정과, 레지스트 패턴(8) 및 제어 게이트 배선(7)을 마스크로 하여 반도체 기판(1)에 실질적으로 수직으로 이온 주입함으로써 소스 확산층(9a)을 형성하는 공정과, 레지스트 패턴(8)을 제거한 후 제어 게이트 배선(7)을 마스크로 하여 반도체 기판(1)에 실질적으로 수직으로 이온 주입함으로써 소스 드레인 확산층(9)을 형성하는 공정과, 제어 게이트 배선(7)의 측벽에 측벽 절연막(10)을 형성하는 공정과, 제어 게이트 배선(7) 및 측벽 절연막(10)을 마스크로 하여 회전 이온 주입함으로써 트렌치(3a)의 측면에도 소스 확산층(9a)을 형성하는 공정을 포함한다.

대표도
도 6

색인어

반응성 이온 에칭, 트렌치 측면, 다결정 실리콘막, 측벽 절연막, 레지스트 패턴

명세서

도면의 간단한 설명

도 1의 (a)는 본 발명의 제1 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도, 도 1의 (b)는 도 1의 (a)의 A-A선에 따른 단면도, 도 1의 (c)는 도 1의 (a)의 B-B선에 따른 단면도, 도 1의 (d)는 도 1의 (a)의 C-C선에 따른 단면도.

도 2의 (a)~(d)는 도 1의 다음 공정을 나타낸 도면으로서, 도 2의 (a)는 배치도, 도 2의 (b)는 도 2의 (a)의 A-A선에 따른 단면도, 도 2의 (c)는 도 2의 (a)의 B-B선에 따른 단면도, 도 2의 (d)는 도 2의 (a)의 C-C선에 따른 단면도.

도 3의 (a)~(d)는 도 2의 다음 공정을 나타낸 도면으로서, 도 3의 (a)는 배치도, 도 3의 (b)는 도 3의 (a)의 A-A선에 따른 단면도, 도 3의 (c)는 도 3의 (a)의 B-B선에 따른 단면도, 도 3의 (d)는 도 3의 (a)의 C-C선에 따른 단면도.

도 4의 (a)~(d)는 도 3의 다음 공정을 나타낸 도면으로서, 도 4의 (a)는 배치도, 도 4의 (b)는 도 4의 (a)의 A-A선에 따른 단면도, 도 4의 (c)는 도 4의 (a)의 B-B선에 따른 단면도, 도 4의 (d)는 도 4의 (a)의 C-C선에 따른 단면도.

도 5의 (a)~(d)는 도 4의 다음 공정을 나타낸 도면으로서, 도 5의 (a)는 배치도, 도 5의 (b)는 도 5의 (a)의 A-A선에 따른 단면도, 도 5의 (c)는 도 5의 (a)의 B-B선에 따른 단면도, 도 5의 (d)는 도 5의 (a)의 C-C선에 따른 단면도.

도 6의 (a)~(d)는 도 5의 다음 공정을 나타낸 도면으로서, 도 6의 (a)는 배치도, 도 6의 (b)는 도 6의 (a)의 A-A선에 따른 단면도, 도 6의 (c)는 도 6의 (a)의 B-B선에 따른 단면도, 도 6의 (d)는 도 6의 (a)의 C-C선에 따른 단면도.

도 7의 (a)는 본 발명의 제2 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도, 도 7의 (b)는 도 7의 (a)의 A-A선에 따른 단면도, 도 7의 (c)는 도 7의 (a)의 B-B선에 따른 단면도, 도 7의 (d)는 도 7의 (a)의 C-C선에 따른 단면도.

도 8의 (a)~(d)는 도 7의 다음 공정을 나타낸 도면으로서, 도 8의 (a)는 배치도, 도 8의 (b)는 도 8의 (a)의 A-A선에 따른 단면도, 도 8의 (c)는 도 8의 (a)의 B-B선에 따른 단면도, 도 8의 (d)는 도 8의 (a)의 C-C선에 따른 단면도.

도 9의 (a)는 본 발명의 제3 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도, 도 9의 (b)는 도 9의 (a)의 A-A선에 따른 단면도, 도 9의 (c)는 도 9의 (a)의 B-B선에 따른 단면도, 도 9의 (d)는 도 9의 (a)의 C-C선에 따른 단면도.

도 10의 (a)~(d)는 도 9의 다음 공정을 나타낸 도면으로서, 도 10의 (a)는 배치도, 도 10의 (b)는 도 10의 (a)의 A-A선에 따른 단면도, 도 10의 (c)는 도 10의 (a)의 B-B선에 따른 단면도, 도 10의 (d)는 도 10의 (a)의 C-C선에 따른 단면도.

도 11의 (a)는 종래의 트렌치 분리형 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도, 도 11의 (b)는 도 11의 (a)의 D-D선에 따른 단면도, 도 11의 (c)는 도 11의 (a)의 E-E선에 따른 단면도, 도 11의 (d)는 도 11의 (a)의 F-F선에 따른 단면도.

도 12의 (a)~(d)는 도 11의 다음 공정을 나타낸 도면으로서, 도 12의 (a)는 배치도, 도 12의 (b)는 도 12의 (a)의 D-D선에 따른 단면도, 도 12의 (c)는 도 12의 (a)의 E-E선에 따른 단면도, 도 12의 (d)는 도 12의 (a)의 F-F선에 따른 단면도.

도 13의 (a) ~ (d)는 도 12의 다음 공정을 나타낸 도면으로서, 도 13의 (a)는 배치도, 도 13의 (b)는 도 13의 (a)의 D-D선에 따른 단면도, 도 13의 (c)는 도 13의 (a)의 E-E선에 따른 단면도, 도 13의 (d)는 도 13의 (a)의 F-F선에 따른 단면도.

도 14의 (a) ~ (d)는 도 13의 다음 공정을 나타낸 도면으로서, 도 14의 (a)는 배치도, 도 14의 (b)는 도 14의 (a)의 D-D선에 따른 단면도, 도 14의 (c)는 도 14의 (a)의 E-E선에 따른 단면도, 도 14의 (d)는 도 14의 (a)의 F-F선에 따른 단면도.

도 15의 (a) ~ (d)는 도 14의 다음 공정을 나타낸 도면으로서, 도 15의 (a)는 배치도, 도 15의 (b)는 도 15의 (a)의 D-D선에 따른 단면도, 도 15의 (c)는 도 15의 (a)의 E-E선에 따른 단면도, 도 15의 (d)는 도 15의 (a)의 F-F선에 따른 단면도.

< 도면의 주요 부분에 대한 부호의 설명

1, 100 : 반도체 기판

2, 101 : 확산층 영역

3, 102 : 트렌치 절연막

3a : 트렌치

3b, 101a : 트렌치 측면

4, 103 : 게이트 절연막

5, 104 : FG 전극

6, 105 : 층간 절연막

7, 106 : CG 배선

7a, 106a : 다결정 실리콘막

7b, 106b : WSi막

8, 107 : 레지스트 패턴

9 : 소스·드레인 확산층

9a, 108 : 소스 확산층

10, 10a, 10b, 10c : 측벽 절연막

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 플래시 메모리 등의 반도체 기억 장치의 제조 방법에 관한 것으로, 특히 소스·드레인 확산층의 저 저항화를 도모할 수 있는 반도체 기억 장치의 제조 방법에 관한 것이다.

종래의 플래시 메모리 등의 반도체 기억 장치에서는, 셀 사이즈 축소화의 기술로서, 게이트 배선을 마스크로 하여, 자기 정합으로 소스 확산층을 형성하는 기술(셀프 얼라인 소스; 이하, SAS라 칭함)이 공지되어 있다 (일본 특개소63-41224호 공보).

또한, 최근에 셀 사이즈의 미세화가 더욱 요구되고, 확산층 분리의 축소화를 위한 트렌치 분리 기술이 주목되고 있다.

도 11의 (a)는 트렌치 분리형 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도이며, 도 11의 (b)는 도 11의 (a)의 D-D선에 따른 단면도이고, 도 11의 (c)는 도 11의 (a)의 E-E선에 따른 단면도이며, 도 11의 (d)는 도 11의 (a)의 F-F선에 따른 단면도이다. 또한, 도 12 내지 도 15의 (b) ~ (d)는 각각 도 12 내지 도 15의 (a)의 D-D선, E-E선 및 F-F선에 따른 단면도이다.

종래의 트렌치 분리형 플래시 메모리의 제조 방법을 설명한다. 도 11의 (a) ~ (d)에 나타낸 바와 같이, 우선, 반도체 기판(100)에 트렌치 분리 기술을 사용하여, 띠 형상의 복수개의 확산층 영역(101)과 복수개의 트렌치 분리 절연막(102)을 교대로 형성한다.

다음에, 도 12의 (a) ~ (d)에 나타낸 바와 같이, 확산층 영역(101)을 덮도록 게이트 절연막(103)을 형성한다. 이 게이트 절연막(103) 상에 부유 게이트(이하, FG라 칭함) 전극(104)을 형성한다. 다음에, 게이트 절연막(103) 및 FG 전극(104)을 패터닝한다.

다음에, 도 13의 (a) ~ (d)에 나타낸 바와 같이, 반도체 기판(100)의 전면에, 예를 들면 산화막과 질화막과 산화막으로 구성되는 적층막으로 이루어진 층간 절연막(105)을 형성한다. 다음에, 예를 들면 다결정 실리콘막(106a)과 WSi막(106b)으로 구성되는 제어 게이트 배선(이하, CG 배선이라 칭함) (106)을 확산층 영역(101)의 수직 방향으로 형성한다.

다음에, 도 14의 (a) ~ (d)에 나타낸 바와 같이, CG 배선(106) 사이의 소스 확산층(108) 형성 예정 영역이 개구된 레지스트 패턴(107)을 형성한다. 다음에, 이 레지스트 패턴(107) 및 CG 배선(106)을 마스크로 하여 트렌치 분리 절연막(102)을 에칭한다.

다음에, 도 15의 (a) ~ (d)에 나타낸 바와 같이, 트렌치 분리 절연막(102)을 에칭 제거한 후에, 반도체 기판(100)의 전면에, 불순물로서 예를 들면 비소 이온을 반도체 기판(100)의 표면에 수직인 방향으로 주입하여 소스 확산층(108)을 형성한다.

그러나, 상술한 바와 같이 형성된 반도체 기억 장치의 제조에서, 소자 분리 산화막을 제거한 부분은 트렌치 구조이다. 이 때문에, 트렌치 측면(101a)에 비소 등의 불순물이 도입되기 어렵고, 소스 확산층(108) 저항의 증가를 초래하게 된다. 이 소스 확산층(108) 저항의 증가가 플래시 메모리의 셀 디바이스의 동작, 상세하게는 기록 속도의 열화 및 판독 속도의 열화를 일으키는 문제점이 있다.

발명이 이루고자 하는 기술적 과제

본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 트렌치 측면에 불순물을 도입함으로써, 소스 확산층 저항의 증가를 방지할 수 있는 반도체 기억 장치의 제조 방법을 제공하는 것을 목적으로 한다.

제1 발명에 따른 반도체 기억 장치의 제조 방법은, 반도체 기판의 표면에 복수개의 트렌치 분리 절연막을 상호간에 적당한 길이 간격을 두고 형성하는 공정; 상기 트렌치 분리 절연막에 끼워진 영역의 위쪽에 선택적으로 부유 게이트 전극을 형성하는 공정; 상기 부유 게이트 전극을 덮는 층간 절연막을 형성하는 공정; 상기 부유 게이트 전극의 위쪽에 상기 트렌치 분리 절연막이 연장하는 방향과 교차하는 방향으로 연장하는 복수개의 제어 게이트 배선을 형성하는 공정; 상기 제어 게이트 배선간의 소스 형성 예정 영역이 개구된 레지스트 패턴을 형성하는 공정; 상기 레지스트 패턴 및 상기 제어

게이트 배선을 마스크로 하여 상기 트렌치 분리 절연막을 에칭 제거하여 트렌치를 노출시키는 공정; 상기 레지스트 패턴 및 상기 제어 게이트 배선을 마스크로 하여 상기 반도체 기판에 실질적으로 수직으로 이온 주입함으로써 소스 확산층을 형성하는 공정; 상기 레지스트 패턴을 제거한 후 상기 제어 게이트 배선을 마스크로 하여 상기 반도체 기판에 실질적으로 수직으로 이온 주입함으로써 소스 드레인 확산층을 형성하는 공정; 상기 제어 게이트 배선의 측벽에 측벽 절연막을 형성하는 공정; 및 상기 제어 게이트 배선 및 상기 측벽 절연막을 마스크로 하여 회전 이온 주입함으로써 상기 트렌치의 측면에도 소스 확산층을 형성하는 공정

을 포함하는 것을 특징으로 한다.

제2 발명에 따른 반도체 기억 장치의 제조 방법은, 반도체 기판의 표면에 복수개의 트렌치 분리 절연막을 상호간에 적당한 길이 간격을 두고 형성하는 공정; 상기 트렌치 분리 절연막에 끼워진 영역의 위쪽에 선택적으로 부유 게이트 전극을 형성하는 공정; 상기 부유 게이트 전극을 덮는 층간 절연막을 형성하는 공정; 상기 부유 게이트 전극의 위쪽에 상기 트렌치 분리 절연막이 연장하는 방향과 교차하는 방향으로 연장하는 복수개의 제어 게이트 배선을 형성하는 공정; 상기 제어 게이트 배선을 마스크로 하여 상기 반도체 기판에 실질적으로 수직으로 이온 주입함으로써 소스 드레인 확산층을 형성하는 공정; 상기 제어 게이트 배선의 측벽에 측벽 절연막을 형성하는 공정; 상기 제어 게이트 배선간의 소스 영역이 개구된 레지스트 패턴을 형성하는 공정; 상기 레지스트 패턴을 마스크로 하여 상기 트렌치 분리 절연막을 에칭 제거하여 트렌치를 노출시키는 공정; 및 상기 제어 게이트 배선을 마스크로 하여 회전 이온 주입함으로써 상기 트렌치의 측면에도 소스 확산층을 형성하는 공정을 포함하는 것을 특징으로 한다.

본 발명에서는, 상기 트렌치를 노출시키는 공정을 상기 회전 이온 주입의 공정 사이에, 노출하고 있는 측의 측벽 절연막 상에 절연막을 더 형성하는 공정을 포함하는 것이 바람직하다.

또한, 본 발명에서는, 상기 층간 절연막은 산화막과 질화막과 산화막이 순차 적층되어 이루어지는 적층막으로 할 수 있고, 상기 제어 게이트 배선은 다결정 실리콘막과 WSi막의 적층막으로 할 수 있다.

본 발명에서는, 트렌치 분리 절연막을 에칭 제거한 후에, 트렌치를 노출시키고, 이온을 반도체 기판에 회전 주입함으로써, 트렌치 측면의 적절한 위치에 불순물을 도입할 수 있다. 이 때문에, 트렌치 측면에도 소스 확산층이 형성되고, 소스 확산층 저항의 저 저항화를 도모할 수 있다.

발명의 구성 및 작용

이하, 본 발명의 실시예에 대하여 첨부된 도면을 참조하여 상세히 설명한다. 도 1 내지 도 6은 본 발명의 제1 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 단면도이다. 도 1의 (a)는 본 발명의 제1 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도이며, 도 1의 (b)는 도 1의 (a)의 A-A선에 따른 단면도이고, 도 1의 (c)는 도 1의 (a)의 B-B선에 따른 단면도이며, 도 1의 (d)는 도 1의 (a)의 C-C선에 따른 단면도이다. 도 2 내지 도 6의 (b) ~ (d)는 각각 도 2 내지 도 6의 (a)의 A-A선, B-B선 및 C-C선에 따른 단면도이다. 본 실시예의 반도체 기억 장치는 비트 배선층의 1개의 컨택트당 2 비트를 갖는 트렌치 분리 NOR 게이트형 플래시 메모리 셀의 구조를 나타내는 것이다.

본 실시예의 반도체 기억 장치의 제조 방법에 대해서 도 1 내지 도 6에 기초하여 설명한다. 우선, 도 1의 (a) ~ (d)에 나타낸 바와 같이, 예를 들면 반응성 이온 에칭(Reactive Ion Etching; 이하, RIE라 칭함)을 사용하여, 반도체 기판(1)의 표면에 트렌치(도시하지 않음)를 상호간에 적당 간격을 두어 복수개 형성한다. 다음에, 이 트렌치를 예를 들면 SiO₂로 이루어진 트렌치 분리 절연막(3)으로 매립한다. 이러한 트렌치 분리 기술을 사용하여, 띠 형상의 확산층 영역(2)과 트렌치 분리 절연막(3)을 복수개 형성한다.

다음에, 도 2의 (a) ~ (d)에 나타낸 바와 같이, 확산층 영역(2)을 덮도록, 예를 들면 SiO_2 로 이루어진 게이트 절연막(4)을 형성하고, 그 위에 예를 들면 다결정 실리콘으로 이루어진 FG 전극을 형성한다. 이 게이트 절연막(4) 및 FG 전극(5)을 패터닝한다.

다음에, 도 3의 (a) ~ (d)에 나타낸 바와 같이, 이 FG 전극(5)을 덮도록, 예를 들면 산화막과 질화막과 산화막으로 구성되는 적층막으로 이루어진 층간 절연막(6)을 형성한다.

다음에, 예를 들면 트렌치 분리 절연막(3)이 연장하는 방향과 교차하는 방향, 예를 들면 직교하는 방향으로 연장하는 복수개의 다결정 실리콘막(7a)과 WSi막(7b)의 적층막으로 구성되는 CG 배선(7)을 FG 전극(5)의 위쪽에 형성한다.

다음에, 소스 확산층(9a)을 형성하기 위해, 도 4의 (a) ~ (d)에 나타낸 바와 같이, CG 배선(7) 사이의 소스 형성 예정 영역이 개구된 레지스트 패턴(8)을 형성한다. 그리고, 이 레지스트 패턴(8) 및 CG 배선(7)을 마스크로 하여 트렌치 분리 절연막(3)을 에칭하고, 트렌치(3a)를 노출시킨다.

다음에, 도 5의 (a) ~ (d)에 나타낸 바와 같이, 트렌치 분리 절연막(3)을 에칭 제거한 후, 반도체 기판(1)의 표면에 수직인 방향으로, 불순물로서 예를 들면 비소 이온을 반도체 기판(1)에 주입하고, 소스 확산층(9a)을 형성한다.

다음에, 레지스트 패턴(8)을 박리한 후, CG 배선(7)을 마스크로 하여, 반도체 기판(1)의 전면에, 예를 들면 비소 이온을 주입하여 소스·드레인 확산층(9)을 형성한다. 그리고, 반도체 기판(1) 전면에 산화막 등의 절연막을 성장시키고, 에칭을 행하여, CG 배선(7) 측면에만 측벽 절연막(10)을 잔재시킨다. 즉, CG 배선(7)의 양측 측벽에 측벽 절연막(10)을 형성한다.

다음에, 도 6의 (a) ~ (d)에 나타낸 바와 같이, 반도체 기판(1)을 회전시켜, 이 반도체 기판(1)의 전면에, 예를 들면 비소 이온의 회전 경사 주입을 행한다. 이것에 의해 트렌치 측면(3b)에도 불순물로서 예를 들면 비소를 도입하여, 트렌치 측면(3b)에도 소스 확산층(9a)을 형성한다.

다음에, 반도체 기판(1)의 전면에 배선 분리막(도시하지 않음)을 형성한 후, 패터닝을 행하여, 소스 확산층(9a)을 끼우는 2개의 FG 전극(5)을 1조로 하여, 1조마다 구획하도록 소스·드레인 영역(9)에 컨택트부(도시하지 않음)를 형성한다.

다음에, 이 컨택트부를 매립하도록 배선층(도시하지 않음)을 형성한다. 이상의 것에 의해, 비트 배선층의 1개의 컨택트당 2 비트를 갖는 트렌치 분리 NOR형 플래시 메모리 셀을 형성할 수 있다.

상술한 바와 같이, 본 실시예에서는, 트렌치 분리 절연막(3)을 에칭에 의해 제거한 후에, 트렌치(3a)에 불순물로서 비소 이온을 반도체 기판(1)에 회전 경사 주입함으로써, 트렌치 측면(3b)의 적절한 위치에 불순물을 도입할 수 있다. 이 때문에, 트렌치 측면(3b)에도 소스 확산층(9a)이 형성되어, 소스 확산층(9a) 저항의 저 저항화를 도모할 수 있다.

또한, 소스 확산층(9a)을 형성할 때에 회전 경사 이온 주입하는 경우에 있어서, FG 전극(5)의 양 측면은 측벽 절연막(10)으로 보호되어 있기 때문에, 소스·드레인 확산층(9) 사이에 형성되어 있는 채널 영역으로의 불순물의 주입을 방지할 수 있다. 이 때문에, 펀치 스루를 방지할 수 있다.

본 발명의 제2 실시예에 대하여 도 7 및 도 8에 기초하여 설명한다. 또한, 도 1 내지 도 6에 나타낸 제1 실시예와 동일 구성물에는 동일 부호를 부쳐 그의 상세한 설명은 생략한다. 도 7의 (a)는 본 발명의 제2 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타낸 배치도이고, 도 7의 (b)는 도 7의 (a)의 A-A선에 따른 단면도이며, 도 7의 (c)는 도 7의 (a)의 B-B선에 따른 단면도이고, 도 7의 (d)는 도 7의 (a)의 C-C선에 따른 단면도이다. 또한, 도 8의 (b) ~ (d)는 각각 도 8의 (a)의 A-A선, B-B선 및 C-C선에 따른 단면도이다.

본 실시예에서는, 제1 실시예와 비교하여, 트렌치 분리 기술을 사용하여 띠 형상의 확산층 영역(2) 및 트렌치 분리 절연막(3)을 복수개 형성하는 공정까지, 즉 도 1 내지 도 3에 나타난 제1 실시예의 공정과 동일하다. 그 이후의 공정에 대해서 설명한다.

본 실시예에서는, 도 7의 (a) ~ (d)에 나타난 바와 같이, CG 배선(7)을 마스크로 하여 반도체 기판(1)의 전면에, 불순물로서 예를 들면 비소 이온을 반도체 기판(1)의 표면에 수직인 방향으로 주입하여, 소스·드레인 확산층(9)을 형성한다.

다음에, 예를 들면 산화막 또는 질화막으로 이루어진 절연막을 성장시키고, 에칭을 행하여, CG 배선(7) 측면에만 측벽 절연막(10)을 형성한다.

다음에, 도 8의 (a) ~ (d)에 나타난 바와 같이, CG 배선(7) 사이의 소스 확산층(9a)이 개구된 레지스트 패턴(8)을 형성한다. 그 후, 이 레지스트 패턴(8)을 마스크로 하여, 트렌치 분리 절연막(3)을 에칭 제거한다. 다음에, 트렌치 분리 절연막(3)을 에칭 제거한 후, 불순물로서 예를 들면 비소 이온을 반도체 기판(1)에 회전 경사 주입을 행하고, 트렌치 측면(3b)에도 불순물을 도입하여, 트렌치 측면(3b)에도 소스 확산층(9a)을 형성한다.

상술한 바와 같이, 본 실시예에서는, CG 배선 사이의 소스 확산층(9a)이 개구된 레지스트 패턴(8)을 형성하여, 트렌치 분리 절연막(3)을 제거한 후에, 트렌치 측면(3b)에도 이온 주입을 행함으로써, 트렌치 측면(3b)에도 소스 확산층(9a)을 형성할 수 있다. 이 때문에, 소스 확산층(9a)을 저 저항화할 수 있다. 또한, 제1 실시예와 비교하여 공정수를 줄일 수 있다.

본 발명의 제3 실시예에 대하여, 도 9 내지 도 10에 기초하여 설명한다. 또한, 도 1 내지 도 6에 나타난 제1 실시예와 동일 구성물에는 동일 부호를 부여 그의 상세한 설명은 생략한다. 도 9의 (a)는 본 발명의 제3 실시예에 따른 반도체 기억 장치의 제조 방법을 공정순으로 나타난 배치도이며, 도 9의 (b)는 도 9의 (a)의 A-A선에 따른 단면도이고, 도 9의 (c)는 도 9의 (a)의 B-B선에 따른 단면도이며, 도 9의 (d)는 도 9의 (a)의 C-C선에 따른 단면도이다. 또한, 도 10의 (b) ~ (d)는 각각 도 10의 (a)의 A-A선, B-B선 및 C-C선에 따른 단면도이다.

본 실시예에서는, 제1 실시예와 비교하여, 트렌치 분리 기술을 사용하여 띠 형상의 확산층 영역(2)을 복수개 형성하는 공정까지는 도 1 내지 도 3에 나타난 제1 실시예의 공정과 동일하다. 또한, 이 공정의 다음 공정은 도 7에 나타난 제2 실시예의 공정과 동일하다. 그 이후의 공정에 대하여 설명한다.

본 실시예에서는, 산화막 또는 질화막 등의 절연막을 반도체 기판(1)의 표면에 성장시키고, 에칭을 행하여, 소스 확산층(9a)측의 CG 배선(7)의 측벽과, 이것과 반대측의 CG 배선(7)의 측벽에 각각 크기가 다른 측벽 절연막(10, 10a)을 형성한다.

다음에, 도 9의 (a) ~ (d)에 나타난 바와 같이, CG 배선(7) 사이의 소스 확산층(9a) 영역이 개구된 레지스트 패턴(8)을 형성한다.

다음에, 이 레지스트 패턴(8)을 마스크로 하여 트렌치 분리 절연막(3)을 에칭 제거하고, 트렌치(3a)를 노출시킨다.

다음에, 도 10의 (a) ~ (d)에 나타난 바와 같이, 재차 반도체 기판(1)의 전면에 산화막 등의 절연막을 성장시킨 후 에칭을 행하여, CG 배선(7)의 측벽에만 측벽 절연막(10b, 10c)을 잔재시킨다. 즉, CG 배선(7)의 양측 측벽에 크기가 다른 측벽 절연막(10b, 10c)을 형성한다. 그리고, 불순물로서 예를 들면 비소 이온을 반도체 기판(1)에 회전 경사 주입을 행하고, 트렌치 측면(3b)에도 불순물을 도입시켜, 트렌치 측면(3b)에 소스 측면(3b)에 소스 확산층(9a)을 형성한다.

상술한 바와 같이, 본 실시예에서는, 소스 확산층(9a)측에 형성된 측벽 절연막(10b)을 소스 확산층(9a)측과는 반대측에 형성된 측벽 절연막(10c)보다도 작게 형성함으로써, 채널 영역으로의 불순물의 주입을 방지할 수 있는 동시에, 소스 확산층(9a) 영역에 제1 실시예와 비교하여, 불순물 이온을 주입하기가 용이하게 되어, 소스 확산층(9a)의 저저항화를 도모할 수 있다.

상술한 실시예에서는, 소스 확산층(9a)을 형성하기 위해 불순물을 도입할 때에, 소스측에 측벽 절연막(10)을 형성한 후에, 회전 경사 이온 주입을 행하고, 트렌치 측면(3b)에 불순물을 도입하는 구성으로 했지만, 본 발명에서는 특히 이들에 한정되는 것이 아니라, 소스 확산층(9a)이 아닌 드레인 확산층으로 할 수도 있다.

발명의 효과

이상 설명한 바와 같이 본 발명에서는, 트렌치 분리 절연막을 에칭 제거한 후에, 트렌치를 노출시키고, 이온을 반도체 기판에 회전 주입함으로써, 트렌치 측면의 적절한 위치에 불순물을 도입할 수 있다. 이 때문에, 트렌치 측면에도 소스 확산층이 형성되고, 소스 확산층 저항의 저 저항화를 도모할 수 있다. 따라서, 플래시 메모리 등의 반도체 기억 장치의 기록 및 판독 속도의 열화 등을 방지할 수 있다.

(57) 청구의 범위

청구항 1.

기판 내에 형성된 트렌치 홈의 측벽에 불순물 이온을 도입하는 방법에 있어서,

상기 기판 상에 측벽 절연막을 갖는 게이트 전극 구조를 형성하고, 상기 게이트 전극 구조와 상기 측벽 절연막을 마스크로서 사용하고 상기 기판을 회전시키면서 경사 방향으로 이온을 주입하는 단계를 포함하고,

상기 게이트 전극 구조의 대향하는 양측에 높이가 다른 측벽 절연막을 갖는 것을 특징으로 하는 방법.

청구항 2.

제1항에 있어서, 상기 상기 트렌치 홈을 상기 기판의 융기부(ridged portion)에 의해 분리시킴으로써 상기 트렌치 홈과 상기 융기부가 두 개의 게이트 전극 구조 사이에 정렬되는 것을 특징으로 하는 방법.

청구항 3.

제2항에 있어서, 상기 게이트 전극 구조는 부유 게이트 전극과 제어 게이트 전극을 포함하는 방법.

청구항 4.

트렌치 홈의 측벽과 바닥으로 뿐아니라 상기 트렌치 홈을 분리하는 융기부의 상부로 연장하는 확산층을 형성하는 방법 - 상기 트렌치 홈이 기판의 융기부에 의해 분리됨으로써 상기 트렌치 홈과 상기 융기부가 두 개의 게이트 전극 구조 사이에 정렬됨 - 에 있어서,

게이트 전극 구조를 마스크로서 사용함으로써 상기 트렌치 홈의 상기 바닥 및 상기 융기부의 상부로 불순물을 도입하기 위해 수직 방향으로 제1 이온 주입을 행하는 단계,

상기 게이트 전극 구조의 측벽 상에 측벽 절연막을 형성하는 단계, 및

상기 게이트 전극 구조와 상기 측벽 절연막을 마스크로서 사용하고 상기 기판을 회전시키면서 경사 방향으로 제2 이온 주입을 행하는 단계

를 포함하고,

상기 게이트 전극 구조의 대향하는 양측에 높이가 다른 측벽 절연막을 갖는 것을 특징으로 하는 방법.

청구항 5.

제4항에 있어서, 상기 게이트 전극 구조는 부유 게이트 전극과 제어 게이트 전극을 포함하는 것을 특징으로 하는 방법.

청구항 6.

제1항에 있어서, 상기 기판을 기판 표면에 수직인 축에 대해 회전시키는 것을 특징으로 하는 방법.

청구항 7.

제1항에 있어서, 상기 이온을 상기 트렌치 홈의 측벽 내로 주입하여 확산층을 형성하는 것을 특징으로 하는 방법.

청구항 8.

제1항에 있어서, 상기 측벽 절연막은 소스 확산층 및 드레인 확산층 간의 채널 영역 내로 불순물 이온이 도입되는 것을 방지하는 것을 특징으로 하는 방법.

청구항 9.

제1항에 있어서, 상기 측벽 절연막의 상기 높이차는 소스 확산층 내로의 불순물 이온 도입을 원활하게 하는 것을 특징으로 하는 방법.

청구항 10.

트렌치 홈과 확산층을 형성하기 위해 기판을 에칭하는 단계,

상기 트렌치 홈에 실리콘 산화물을 충전시켜 트렌치 절연물(trench isolations)을 형성하는 단계,

상기 게이트 절연막 상에 게이트 절연막과 부유 게이트 전극을 형성하는 단계,

상기 부유 게이트 전극 상에 층간 절연층을 형성하는 단계,

상기 층간 절연층 상에 제어 게이트 전극을 형성하는 단계,

상기 제어 게이트 전극을 마스크로 사용하여 불순물 이온을 수직주입함으로써 소스 확산층 및 드레인 확산층을 형성하는 단계,

상기 게이트 전극 구조 상에 측벽 절연막을 형성하는 단계 - 상기 게이트 전극 구조의 대향하는 양측에 있는 측벽 절연막의 높이가 다름 - ,

두 개의 인접한 제어 게이트 전극 사이의 간격에 개구부를 갖고 상기 두 개의 인접한 제어 게이트 전극 각각의 일부를 덮는 포토레지스트 패턴을 형성하는 단계,

상기 포토레지스트를 마스크로 사용하여 상기 트렌치 절연물을 에칭하여 에칭된 트렌치 홈을 형성하는 단계, 및


상기 제어 게이트 전극과 상기 측벽 절연막을 마스크로 사용하고 상기 반도체 장치를 회전시키면서 기판 표면에 불순물 이온을 경사 주입하여 상기 에칭된 트렌치 홈의 측벽에 소스 확산층을 형성하는 단계

를 포함하는 반도체 장치의 제조 방법.


청구항 11.

제10항에 있어서, 상기 반도체 장치는 트렌치 절연 메모리 셀을 포함하는 반도체 장치의 제조 방법.


도면




도면 2




도면 3




도면 4




도면 5




도면 6




도면 7




도면 8




도면 9




도면 10




도면 11



(a)



(b)




(c)




(d)


도면 12



도면 13



도면 14



도면 15

